數字超大規模集成電路設計 (94)

8.3 時序參數 8.3.1 時序參數的定義 24 25 時序參數 （1）建立（set-up) 時間: tsu （2）保持（hold）時間: thold （3）時鐘至輸出（ clk-q）時間: tclk-q 最大值（max）：稱為時鐘至輸出的傳播延時（最長延 時） 。 最小值（min） ：稱為時鐘至輸出的污染延時。 （4）(鎖存器）輸入至輸出（ d-q）時間: td-q 最大值（max）：稱為輸入至輸出的傳播延時（最長延 時） 。 最小值（min） ：稱為輸入至輸出的污染延時。 （5）時鐘周期：T 26 寄存器的時間參數 注意：數據的上升和下降時間不同時，延時將不同。注意：數據的上升和下降時間不同時，延時將不同。 27 鎖存器的時間參數 注意：數據的上升和下降時間不同時，延時將不同。注意：數據的上升和下降時間不同時，延時將不同。 寄存器的延時——建立時間 QM Q D CLK T2I2 T1I1 I3T4I5 T3I4 I6 CLK上升（上升（T2導通）之前導通）之前D端數據必須傳遞到端數據必須傳遞到T2的兩端，的兩端， 否則會引起競爭。否則會引起競爭。 29 建立時間 D Q QM CLK I22 T2 2 0.5 Volts 0.0 0.20.4 time (nsec) (a) Tsetup5 0.21 nsec 0.60.810 0.5 1.0 1.5 2.0 2.5 3.0 D Q QM CLK I22 T2 2 0.5 Volts 0.0 0.20.4 time (nsec) (b) Tsetup5 0.20 nsec 0.60.810 0.5 1.0 1.5 2.0 2.5 3.0 滿足建立時間要求滿足建立時間要求 不滿足建立時間要求不滿足建立時間要求 == - - 30 寄存器的延時——保持時間 QM Q D CLK T2I2 T1I1 I3T4I5 T3I4 I6 D的數據必須維持到的數據必須維持到CLK把把T1完全關閉后，否則會寫入完全關閉后，否則會寫入 錯誤的值，即最少維持錯誤的值，即最少維持CLK輸入到輸入到T1的傳播時間（的傳播時間（D 和和 CLK的傳播時間相等，一般為的傳播時間相等，一般為0）。）。 31 寄存器的延時——傳播延時 QM Q D CLK T2I2 T1I1 I3T4I5 T3I4 I6 時鐘上升后鎖存的數據要經過時鐘上升后鎖存的數據要經過T3-I6的延時才能到達的延時才能到達Q。。 3 Clk-Q Delay D Q CLK 2 0.5 0.5 1.5 2.5 tc2 q(lh) 0.511.522.50 time, nsec Volts tc2 q(hl)